به گزارش روز دوشنبه گروه علمی ایرنا از ستاد ویژه توسعه فناوری نانو، صنعت نیمه‌هادی با کاهش ابعاد قطعات با مشکلات جدیدی روبه‌رو می‌شود، بخشی از این مشکلات به سیم‌ها و اتصالات برمی‌گردد که با کوچک شدن ابعاد قطعات، مساله ایجاد می‌کنند.
مس به عنوان ماده اتصال‌دهنده استاندارد، در ۳۰ سال گذشته مورد استفاده قرار گرفته و اکنون به دلیل قانون مور و مهاجرت الکترون در قطعات مسی کوچک، استفاده از مس مشکل‌ساز شده و به نظر می‌رسد که مس به پایان عمر تجاری خود رسیده است.
در اتصالات با ابعاد زیر ۱۵ نانومتر، مقاومت مس به سرعت افزایش می‌یابد که باعث کاهش قابل‌توجه در عملکرد و توان شده که به شکل چشمگیری بر تمام معیارهای قابلیت اطمینان مورد نیاز طراحی‌های نیمه‌رسانای مدرن در محصولاتی مانند GPU، CPU و موارد دیگر تأثیر می‌گذارد.
اکنون یک استارتاپ به نام دستینیشن تودی (Destination ۲D)، استفاده از گرافن را به عنوان پایه‌ای برای فناوری خود انتخاب کرده است. در حالی که تکه‌های ریز گرافن به راحتی تولید می‌شوند، تلاش‌ها برای افزایش مقیاس فرآیند تولید برای ادغام با جریان اصلی CMOS به دلیل مسائل مربوط به سازگاری با زیرساخت‌های تولید و نگرانی‌های کنترل کیفیت، موفقیت ناچیزی داشته است.
سنتز گرافن در مساحت وسیع که معمولاً شامل روش‌های مبتنی بر رسوب بخار شیمیایی (CVD) می‌شود، به دماهای بالایی نیاز دارد که بسیار فراتر از بودجه مجاز حرارتی ساخت اتصال CMOS است و همچنین نیاز به انتقال مکانیکی گرافن رشد یافته روی یک بستر فلزی به زیرلایه‌های دی‌الکتریک دارد.
علاوه بر این، گرافن بکر (تک‌لایه) نیمه‌فلزی با چگالی حامل بار کم است که به مقاومت بالا در محصولات منجر می‌شود و همین موضوع، کاربرد مستقیم آن در اتصالات محدود می‌کند. بنابراین، برای کاربرد در اتصالات، چندین لایه از گرافن که به صورت لبه‌ای با هم متصل هستند و تقویت بین‌لایه‌ای شده‌اند، مورد نیاز است.
این کار اولین بار توسط محققان دستینیشن تودی به صورت تئوری و بعد به صورت تجربی نشان داده شد. این نوآوری طراحی اتصال سازگار با CMOS از طریق گرافن چند لایه دوپ‌شده و لبه‌ای حاصل شده است که مقاومت کمتر، قابلیت اطمینان قابل‌توجه بهتر و تا ۸۰ درصد بازده انرژی بالاتری نسبت به اتصالات مسی دارد.
یک فناوری سنتز سازگار با CMOS امکان سنتز مستقیم گرافن را بر روی بسترهای دی‌الکتریک در مقیاس ویفر در دماهای بسیار کمتر از بودجه حرارتی CMOS فراهم می‌کند. همه این‌ها بدون مشکلات تاب برداشتن و ترک‌خوردگی که تلاش‌های قبلی تجاری‌سازی گرافن در اطراف اتصالات CMOS را آزار می‌داد، به دست می‌آید.